

⑪ 公開特許公報 (A) 昭60-98675

⑫ Int.Cl. 4

H 01 L 29/76
// H 01 L 29/60

識別記号

府内整理番号

8422-5F

⑬ 公開 昭和60年(1985)6月1日

審査請求 未請求 発明の数 1 (全3頁)

⑭ 発明の名称 半導体装置

⑮ 特 願 昭58-206364

⑯ 出 願 昭58(1983)11月2日

⑰ 発明者 岩松誠一 諏訪市大和3丁目3番5号 株式会社諏訪精工舎内

⑱ 出願人 株式会社諏訪精工舎 東京都新宿区西新宿2丁目4番1号

⑲ 代理人 弁理士 最上務

明細書

1. 発明の名称

半導体装置

本発明は、かかる従来技術の欠点をなくし、一つのゲート電極内でゲート電極材料タイプを変えることにより、しきい値電圧を可変として、MOS FETによるICの設計上の余裕を大きくし、応用面を広げることを目的とする。

2. 特許請求の範囲

Siゲート型MOS FETのSiゲート電極にはカーネ接合が形成されて成ることを特徴とする半導体装置。

上記目的を達成するための本発明の基本的な構成は、半導体装置に於て、Siゲート型MOS FETのSiゲート電極にはカーネ接合が形成されて成ることを特徴とする。

以下、実施例により本発明を詳述する。

3. 発明の詳細な説明

本発明はSiゲート型MOS FETのSiゲート電極の構造に関する。

従来、Siゲート型MOS FETのSiゲート電極はp型またはn型いずれかのSi膜が用いられているのが通例であった。

しかし、上記従来技術では、一つのゲート電極内でしきい値電圧の変化がつけられない等、MOS FETによるICの設計上の余裕が少ない等の欠点があつた。

第1図は、従来のSiゲートMOS FETの断面であり、Si基板1の表面にはソース拡散領域2、ドレイン拡散領域3、フィールド酸化膜4、ゲート酸化膜5、Siゲート電極6が単一タイプ(C-MOSの場合、各々異なるタイプのSiゲート電極を用いたドチャネルMOS FETとドチャネルMOS FETを作成)で形成されているのが通例である。

第2図は、本発明の一実施例を示すCCD MOS FETの要部の断面図であり、Si基板11の表面にはゲート酸化膜12が形成され、Si電極13、14

特開昭60- 98675(2)

は $n-p$ 接合で形成されると、電極材料の仕事面
数差より、Siゲート 13, 14 に同一電位を与えて
も、基板にできる空乏層の電位 15 には勾配が生
じて、キャリヤーを一方的に移動させることができ
たり、MOS FET の場合同一ゲート内でしきい
値電圧を変化させたりすることができる。

第3図は、本発明の他の実施例を示す MOS FET
の平面図であり、ソース拡散領域 21、ドレイン
拡散領域 22 に挟まれて形成されたゲート領域
23, 24 はカーネ接合がゲート巾方向に形成され
て成る。この様にゲート巾方向にカーネ接合をも
つ Siゲート電極を形成することにより、MOS FET
のチャネル巾方向に MOS FET の電気的特性に対
する今一つの制御因子を増加させることができる。

第4図は、本発明のその他の実施例を示す 3 次
元 MOS FET の断面図である。すなわち、Si 基板
31 の表面には、第1のソース拡散領域 32、第
1のドレイン拡散領域 33、フィールド酸化膜 34
第1のゲート酸化膜 35 が形成され、該第1のゲ
ート酸化膜 35 上には、P型領域 36、N型領域
37 からなる Siゲート電極が形成され、該 Siゲー
ト電極上には第2のゲート酸化膜 38、その上に
形成された Si 膜 39 に、第2のソース拡散領域 40
第2のドレイン拡散領域 41 からなる 3 次元 MOS
FET が構成されて成り、上、下それぞれの MOS
FET は p 型 Siゲートと n 型 Siゲートの各々の仕事
面数の下にしきい値がきめられて成る。

本発明の如く、Siゲート MOS FET の Siゲート
電極に $p-n$ 接合を形成することにより、MOS
FET の電気的特性の制御因子が増加し、応用面
が広がる効果がある。

4. 図面の簡単な説明

第1図は従来技術による Siゲート MOS FET の
図面、第2図乃至第4図は本発明の実施例を示す
要部の図面である。

- 1, 11, 31, 39 Si 基板
- 2, 21, 32, 40 ソース拡散領域
- 3, 22, 33, 41 ドレイン拡散領域
- 4, 34 フィールド酸化膜



5, 12, 35, 38 ゲート酸化膜
6 単板 Siゲート電極
13と14, 23と24, 36と37 $p-n$ 接合

からなる Siゲート電極。


以上

出願人 株式会社 騰勝精工舎


代理人弁理士 城上 務



第2図



第3図



第4図